

Lucrarea nr. 8: **Studiul numărătoarelor sincrone****1. Scopul lucrării**

Lucrarea are ca scop familiarizarea studentului cu numărătoarelor **sincrone**. Pentru aceasta, se pune accent pe: înțelegerea structurii interne și a modului de funcționare; prezentarea avantajelor și dezavantajelor ce decurg din structura internă; prezentarea numărătoarelor sincrone realizate în structură integrată ce sunt disponibile pe piață (semnificația pinilor, particularitățile în funcționare, modul de cascaderare și modul de operare cu acestea); prezentarea modalităților de extindere a capacității de numărare; prezentarea modalităților de descriere în limbaj VHDL; implementarea în structuri logice programabile de tip CPLD; utilizarea numărătoarelor în realizarea divizoarelor digitale de frecvență.

2. Considerente teoretice**2.1. Numărătoare binare sincrone****Caracteristici generale:**

- Schema logică a unei structuri de numărător sincron este mult mai complexă față de cazul numărătoarelor asincrone și crește odată cu creșterea capacității numărătorului.
- Semnalul de ceas se aplică simultan tuturor bistabililor din schemă.
- Comutarea unui bistabil se face sincron cu semnalul de ceas numai dacă toți bistabilii anteriori acestuia sunt în unu logic.
- Nu prezintă stări intermediare nedorite.
- Din cauza complexității mai ridicate, de cele mai multe ori numărătoarele sincrone integrate sunt de capacități mici 4, 8 biți.
- Structurile sincrone sunt utilizate, cel mai adesea, pentru realizarea de numărătoare mai complexe, structuri care au facilități suplimentare precum: încărcarea paralelă, controlul numărării, numărare în ambele sensuri, semnalizarea terminării numărării etc.

Exemplu: O schemă posibilă de numărător binar sincron unidirecțional pe 4 biți, fără facilități speciale, este prezentată în fig.

1. Semnificația semnalelor din această schemă este următoarea:

- Φ intrare de numărare, sensibilă (activă) la tranziția negativă;
- $\bar{R}$ intrare de ștergere asincronă a numărătorului, activă pe zero logic;
- Q_d, Q_b, Q_c, Q_a - ieșirile numărătorului prin care se indică în exterior, în cod binar, numărul impulsurilor înregistrate. Ieșirea Q_d este cel mai semnificativ bit, iar Q_a cel mai puțin semnificativ bit.
- CE (Count Enable), intrare activă pe unu logic cu rol de validare a numărării. Pentru CE= 0 numărarea nu este permisă iar pentru CE=1 se desfășoară în ritmul semnalului aplicat intrării Φ ;




Fig. 1. Structură de numărător binar sincron pe 4 biți

Analizând succesiunea stărilor prin care trece numărătorul în cod binar natural, se observă că schimbarea unui bit se face numai atunci când toți biții anteriori lui, de ponderi inferioare, sunt "unu". Aceste situații sunt identificate cu ajutorul porților AND ce sunt conectate în fața fiecărui bistabil.

În plus, la AND-uri se mai conectează intrarea de CE cu scopul de a introduce o facilitate suplimentară - aceea de a valida sau nu procesul de numărare. Dacă CE= 0 toate porțile AND au ieșirile forțate în "0", fapt ce determină bistabilii T să fie în regim de memorare a stării anterioare. Cu alte cuvinte, atâta timp cât CE= 0 starea numărătorului nu se modifică chiar dacă la intrarea Φ se aplică impulsuri. Pentru CE= 1 procesul de numărare este permis.

2.2. Exemple de numărătoare sincrone realizate în structuri integrate

În această secțiune se prezintă câteva tipuri de numărătoare asincrone, mai des utilizate, ce sunt disponibile sub formă de circuite integrate. Pentru fiecare circuit se prezintă semnificația pinilor și particularitățile funcționale ale acestuia.

Reamintim și principalele funcții ce pot fi întâlnite la numărătoarele realizate în structuri integrate.

• Funcția de reversibilitate

Numărătoarele reversibile pot realiza numărarea impulsurilor de intrare fie în sens crescător, fie în sens descrescător. Aceste circuite se împart în două categorii: a) circuite cu două intrări de ceas; b) circuite cu o intrare de ceas și o intrare de

comandă a sensului de numărare. Pentru primul caz, cele două intrări de ceas sunt denumite COUNT UP respectiv COUNT DOWN. În cazul doi, intrarea de ceas este denumită CLOCK iar cea de comandă UP / DOWN.

• **Funcția de încărcare paralelă (PRESET)**

Numărătoarele ce dispun de această facilități, prezintă avantajul că pot starta numărarea dintr-o stare particulară, ce se încarcă în prealabil în mod paralel. Pentru a permite acest lucru, circuitul este prevăzut cu:

- intrări de date, notate $P_0, P_1, \dots$, prin intermediul cărora se specifică constanta binară ce trebuie încărcată paralel;
- o intrare de control prin intermediul căreia se comandă introducerea în bistabili a datelor de pe intrările paralele PI.

Intrarea poate fi întâlnită sub diverse denumiri: LOAD, LOAD ENABLE, PARALLEL LOAD etc.

Facem precizarea că funcția de încărcare paralelă poate fi executată sincron sau asincron față de semnalul de ceas aplicat numărătorului. La numărătoarele cu presetare asincronă, încărcarea se execută odată cu activarea intrării LD și nu ține cont de starea logică a semnalului de ceas. Pentru numărătoarele cu presetare sincronă, încărcarea efectivă se execută la prima tranziție activă a semnalului de ceas care apare după activarea intrării LD.

Trebuie reținut că, pe durata activării funcției de încărcare paralelă, procesul de numărare este inhibat.

• **Funcția de ștergere a numărătorului (RESET)**

Pentru aducerea în starea zero a unui numărător, marea majoritate a numărătoarelor sunt prevăzute cu o intrare denumită RESET. Funcție de circuitul utilizat, funcția de ștergere poate fi executată sincron, sau asincron, față de semnalul de ceas aplicat numărătorului. Pentru numărătoarele cu resetare asincronă, ștergerea se face la momentul activării intrării RESET, deci nesincronizat cu semnalul de ceas. În celălalt caz, numărătoare cu resetare sincronă, ștergerea se face efectiv la prima tranziție activă a semnalului de ceas ce apare după activarea intrării de RESET.

Unele firme, pentru a face distincție între cele două modalități de ștergere, notează prin: MASTER RESET resetul asincron, și prin SYNCHRONOUS RESET pe cel sincron.

• **Funcția de semnalizarea a terminării numărării (TERMINAL COUNT)**

În aplicații precum: extinderea capacității de numărare, realizarea divizoarelor programabile de frecvență etc, este foarte utilă semnalizarea în exterior a momentelor de umplere, sau după caz, de golire a numărătoarelor. Prin umplere se înțelege trecerea numărătorului prin starea sa maximă, iar prin golire trecerea sa prin zero.

De regulă, numărătoarele reversibile au două ieșiri destinate acestui scop: a) TERMINAL COUNT UP sau CARRY, pentru semnalizarea umplerii; b) TERMINAL COUNT DOWN sau BORROW, pentru semnalizarea golirii.

Numărătoarele unidirecționale prezintă o ieșire TERMINAL COUNT prin care semnalizează trecerea prin starea maximă a acestora.

2.3.1. Numărătoare sincrone presetabile

- Circuitele: **74LS160A, 74LS162A** - numărătoare BCD sincrone presetabile
74LS 161A, 74LS163A - numărătoare binare sincrone presetabile pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare dacă: $CEP \cdot CET \cdot PE = 1$

Ștergerea numărătoarelor se execută:

- în mod asincron pentru LS160A și LS161, dacă $\overline{MR} = 0$
- în mod sincron pentru LS162A și LS163, dacă $\overline{SR} = 0$ și tranziție $\uparrow$ pe CP.

Încărcarea paralelă se face sincron pentru toate circuitele dacă: $\overline{PE} = 0$ și tranziție $\uparrow$ pe CP.

Semnalizarea umplerii numărătorului (terminarea numărării):

- $TC = CET \cdot Q_0 \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3$ pentru LS160 și LS162
- $TC = CET \cdot Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3$ pentru LS160 și LS162




Fig. 2. Circuitele LS160A, LS161A, LS162A, LS163A

Ieșirea TC prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda altor numărătoare, resetări asincrone, încărcări paralele asincrone, comanda ceasului la bistabili și registre.

Numărătoarele BCD pot fi aduse într-o stare ilegală prin încărcare paralelă sau la conectarea tensiunii de alimentare. Dintr-o stare ilegală circuitele ajung în una legală în două perioade de ceas.

2.3.2. Numărătoare sincrone bidirecționale presetabile

- Circuitele: **74LS168** - numărător BCD bidirecțional sincron presetabil
74LS 169 - numărător binar bidirecțional sincron presetabil pe 4 biți
 Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.
 Contorizare

- înainte dacă: $\overline{CEP} \cdot \overline{CET} \cdot PE = 1$ și $U/\overline{D} = 1$

- înapoi dacă: $\overline{CEP} \cdot \overline{CET} \cdot PE = 1$ și $U/\overline{D} = 0$

Încărcarea paralelă se face sincron pentru ambele circuitele dacă: $\overline{PE} = 0$ și tranziție $\uparrow$ pe CP.
 Semnalizarea umplerii numărătorului (terminarea numărării):

- $\overline{TC} = Q_0 \overline{Q_1} \overline{Q_2} \overline{Q_3} \cdot \overline{CET}$ pentru LS168 la numărarea înainte ($U/\overline{D} = 1$);

- $\overline{TC} = Q_0 Q_1 Q_2 Q_3 \cdot \overline{CET}$ pentru LS169 la numărarea înainte ($U/\overline{D} = 1$);

- $\overline{TC} = \overline{Q_0} \overline{Q_1} \overline{Q_2} \overline{Q_3} \cdot \overline{CET}$ pentru ambele circuite la numărarea înapoi ($U/\overline{D} = 0$).

Pentru circuitul LS168, ieșirea $\overline{TC}$ se activează ilegal în stările nepermise 11,13 și 15.

Ieșirea $\overline{TC}$ prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda intrării de ceas a altor numărătoare, resetări sau presetări asincrone, comanda ceasului la bistabili sau registre.

Numărătoarele BCD pot fi aduse în stări ilegale, fie la conectarea tensiunii de alimentare, fie prin încărcare paralelă. Dintr-o stare ilegală circuitele ajung în una legală în două perioade de ceas.




Fig. 3. Circuitele LS168, LS169

- Circuitele: **74LS190** - numărător BCD bidirecțional sincron presetabil
74LS 191 - numărător binar bidirecțional sincron presetabil pe 4 biți
 Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.
 Contorizare :

- înainte dacă: $\overline{CE} = 0$ și $\overline{U}/D = 0$

- înapoi dacă: $\overline{CE} = 0$ și $\overline{U}/D = 1$

Încărcarea paralelă se face asincron pentru ambele circuitele dacă $\overline{PL} = 0$.
 Semnalizarea umplerii numărătorului (terminarea numărării):

- $\overline{TC} = Q_0 Q_3$ pentru LS190 la numărarea înainte ($\overline{U}/D = 0$);

- $\overline{TC} = Q_0 Q_1 Q_2 Q_3$ pentru LS191 la numărarea înainte ($\overline{U}/D = 0$);

- $\overline{TC} = \overline{Q_0} \overline{Q_1} \overline{Q_2} \overline{Q_3}$ pentru ambele circuite la numărarea înapoi ($\overline{U}/D = 1$).

Ieșirea TC prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda intrării de ceas a altor numărătoare, resetări sau presetări asincrone, comanda ceasului la bistabili sau registre.

Ieșirea $\overline{RC}$ este activă pe zero logic și semnalizează tot terminarea numărării, însă durata de activare este egală cu durata de zero a semnalului de ceas. Dacă $TC=1$ și $\overline{CE} = 0$, ieșirea $\overline{RC}$ se activează la prima tranziție negativă a semnalului de ceas și durează până la prima tranziție pozitivă a semnalului de ceas. Această ieșire nu prezintă spikes-uri și este utilă pentru cascada numărătoarelor.

Trecerea din zero în unu a intrării $\overline{CE}$ trebuie făcută numai pe $CP=1$.

Modificarea stării intrării $\overline{U}/D$ trebuie făcută pe $CP=1$ sau pe $\overline{CE} = 1$.

Numărătorul BCD poate fi adus în stări ilegale, fie la conectarea tensiunii de alimentare, fie prin încărcare paralelă. Dintr-o stare ilegală circuitul reintră în secvența legală în două perioade de ceas.




Fig. 4. Circuitele LS190, LS191

- Circuitele: **74LS192** - numărător BCD bidirecțional sincron presetabil
74LS 193 - numărător binar bidirecțional sincron presetabil pe 4 biți
 Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.
 Contorizare dacă $\overline{PL} = 1$ și $MS=0$
 - înainte dacă: $CP_D = 1$ și CP_U primește semnalul de numărare.
 - înapoi dacă: $CP_U = 1$ și CP_D primește semnalul de numărare.
 Încărcarea paralelă se face asincron pentru ambele circuitele dacă $\overline{PL} = 0$.




Fig. 5. Circuitele LS192, LS193

- Terminarea numărării este semnalizată prin două ieșiri active pe zero logic:
- $\overline{TC_U}$ pentru umplerea numărătorului (trecerea prin 9 în cazul LS192, respectiv trecerea prin 15 în cazul LS193) dar numai la numărarea înainte;
 - $\overline{TC_D}$ pentru trecerea prin zero a numărătoarelor, numai la numărarea înapoi.
- Ieșirile $\overline{TC_U}$ și $\overline{TC_D}$ nu prezintă spikes-uri deci pot fi utilizate pentru cascada circuitelor. Dacă condițiile de activare specificate anterior sunt îndeplinite, activarea efectivă începe cu prima tranziție negativă și se termină la prima tranziție pozitivă a semnalului de ceas.
- Pentru numărătorul BCD, ieșirea dintr-o stare nepermisă și intrarea în secvența legală se face în două perioade de ceas.

2.5. Cascadarea numărătoarelor

Extinderea capacității de numărare se face prin conectarea convenabilă a mai multor circuite de capacitate mai mică. Modul de conectarea depinde de circuitele utilizate și de performanțele impuse numărătorului mare ce trebuie realizat.

Cascadarea numărătoarelor sincrone poate fi realizată în câteva moduri, dintre care unele pierd caracterul sincron al numărătorului mare.

- **Modul Ripple Clock** este ilustrat în figura 6. Pentru acest mod, se observă că primul circuit numără impulsurile provenite de la semnalul de ceas, iar oricare alt circuit contorizează de câte ori s-a umplut circuitul anterior.




Fig. 6. Cascadarea numărătoarelor sincrone în modul *Ripple Clock*

Referitor la acest mod de lucru se pot face următoarele observații:

- pe ansamblu, schema pierde caracterul de numărare sincronă deși toate numărătoarele din structură sunt sincrone;
- schema este utilă mai ales acolo unde capacitatea de pilotare a semnalului de ceas este redusă, în acest caz semnalul de ceas comandă numai intrarea primului circuit;
- semnalul de validare a numărării, *Enable*, este suficient să se aplice primului circuit deoarece, pentru $\overline{CE} = 1$ se blochează generarea pusului de zero pe ieșirea $\overline{RC}$;
- schema prezintă dezavantajul unui decalaj temporal între schimbarea stării primului și a ultimului circuit din lanțul de cascaderare.

• Modul **Ripple Carry/Borrow**, prezentat în figura 7 prezintă următoarele proprietăți:

- pe ansamblu, caracterul numărării este sincron deoarece semnalul de ceas se aplică simultan tuturor circuitelor din lanțul de cascaderare;
- durata de zero a semnalului de ceas, CK, trebuie să fie suficient de mare pentru a permite tranziției negative de pe $\overline{RC}$, să străbată întreg lanțul de circuite înainte de începerea duratei de unu a semnalului de ceas;
- asupra duratei de unu a semnalului de ceas nu se fac restricții.




Fig. 7. Cascadarea numărătoarelor sincrone în modul *Ripple Carry/Borrow*

• Modul **Parallel Gated Carry/Borrow**, este prezentat în figura 8 și este caracterizat de următoarele proprietăți:

- schema păstrează caracterul sincron al numărării;
- semnalul de validare a numărării trebuie inclus în fiecare poartă NAND deoarece ieșirea TC a unui circuit nu depinde de intrarea $\overline{CE}$ proprie.




Fig. 8. Cascadarea numărătoarelor sincrone în modul *Parallel Gated Carry/Borrow*

2.6. Utilizarea limbajului VHDL pentru descrierea numărătoarelor

În această secțiune prezentăm câteva modalități de descriere în limbaj VHDL a structurilor de numărare.

Din punct de vedere didactic, pentru comanda intrării de ceas a numărătorului studiat se recomandă utilizarea unui semnal digital cu frecvență foarte mică (pentru a putea urmări succesiunea stărilor prin care trece numărătorul) sau utilizarea unui așa zis "ceas manual".

Pentru machetele din laborator, obținerea unui semnal cu frecvență foarte mică necesită o divizare suficient de mare a semnalului cu frecvența de 25,175MHz. Acest semnal este generat de un oscilator de pe machetă și este conectat la pinul P9 al circuitului CPLD. Divizarea acestui semnal se poate face prin introducerea un proces special destinat acestui scop. Spre exemplu, dacă semnalul de la oscilator este aplicat la intrarea unui numărător asincron de 24 biți, frecvența semnalului cules la cel mai semnificativ bit al numărătorului este de aproximativ 1,5Hz. Modul de întrecare a numărătorului se poate vedea în exemplele de mai jos analizând procesul denumit **div_ceas**.

"Ceasul manual" este un semnal digital obținut prin închiderea sau deschiderea unui comutator mecanic. Din nefericire, închiderea și deschiderea contactelor mecanice se face cu vibrații – lucru ce face ca semnalul electric generat să aibă scurte oscilații în zona în care se face trecerea de la o stare logică la alta. Din această cauză, există riscul de a genera mai multe tranziții active la o singură apăsare a contactul mecanic. Contactele cu revenire de pe machetă sunt "curățite" de tranzițiile suplimentare prin intermediul unui inversor trigger Schmitt, ceea ce nu reprezintă cea mai bună soluție, de aceea ele trebuie utilizate cu precauție în comanda intrărilor de ceas.

În cele ce urmează prezentăm câteva exemple de descriere în limbaj VHDL a numărătoarelor sincrone.

◆ **Exemplul 1:** Descrierea în limbaj VHDL a unui numărător binar pe 4 biți, cu intrare de ștergere activă pe unu logic și intrarea de numărare sensibilă la tranziția pozitivă.

Observații	Codul VHDL
Secțiune dedicată includerii de librării	<pre>library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all;</pre>
Secțiune dedicată descrierii entității. În cazul de față: - La intrarea f_in se aplică semnalul de la oscilatorul machetei de test; - intrarea de ștergere: clear; - intrarea de ceas a numărătorului va fi comandată de semnalul de la ieșirea divizorului de frecvență descris prin procesul div_ceas, semnal denumit clk; - ieșirile numărătorului: Q_out;	<pre>entity nr_4bit is port (f_in, clear : in std_logic; Q_out: out std_logic_vector(3 downto 0)); end nr_4bit;</pre>
Secțiune dedicată descrierii arhitecturii. În cazul de față: - Descrierea funcționării numărătorului se face cu procesul pr_A ce este sensibil la intrările clk și clear; - Ștergerea numărătorului se face dacă se activează intrarea clear; - Incrementarea se face pe fiecare tranziție pozitivă a semnalului de ceas; - Procesul div_ceas și declarația clk <= cnt(23) sunt introduse pentru a ușura vizualizarea stărilor prin care trece numărătorului. - Ordinea în care sunt scrise procesele în cadrul arhitecturii nu are importanță.	<pre>architecture arh_nr4bit of nr_4bit is signal clk: std_logic; signal cnt : std_logic_vector (23 downto 0); begin pr_A: process (clk, clear) begin if (clear = '1') then Q_out <= '0000'; elsif clk 'event and clk = '1' then Q_out <= Q_out + "0001"; end if; end process pr_A ; div_ceas: process (f_in) -- process divizare ceas begin if (f_in 'event and f_in='1') then cnt <= cnt + 1; end if; end process div_ceas; clk <= cnt(23); end arh_nr4bit ;</pre>

◆ **Exemplul 2:** Descrierea în limbaj VHDL a unui numărător BCD cu două decade, cu intrare de ștergere activă pe unu logic și intrarea de numărare sensibilă la tranziția pozitivă.

Observații	Codul VHDL
Secțiune dedicată includerii de librării	<pre>-- Numarator BCD pe doua decade library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all;</pre>
Secțiune dedicată descrierii entității. În cazul de față: - intrarea de ștergere: clear; - La intrarea f_in se aplică semnalul de la oscilatorul machetei de test; - intrarea de ceas a numărătorului va fi comandată de semnalul de la ieșirea divizorului de frecvență descris prin procesul div_ceas, semnal denumit clk; - ieșiri: bcd_unit, bcb_zeci;	<pre>entity nr_2dec is port (f_in, clear : in std_logic; bcd_unit: out std_logic_vector(3 downto 0); bcd_zeci: out std_logic_vector(3 downto 0)); end nr_2dec;</pre>
Secțiune dedicată descrierii arhitecturii. În cazul de față: - Descrierea funcționării numărătorului zecimal cu două decade se face cu două procese: pr_unit și pr_zeci pentru modificarea codului BCD al unităților respectiv al zecilor; - Pentru ambele procese, ștergerea decadei se face dacă se activează intrarea clear sau dacă sa atins starea 1010; - Incrementarea unităților se face pe fiecare tranziție pozitivă a semnalului de ceas; - Semnalul cy are semnificația de semnal de umplere a decadei de unități (trece în starea 0 atunci când numărătorul este în starea maximă); - Incrementarea zecilor se face tot pe tranziția pozitivă a semnalului de ceas numai dacă decada de unități este plină;	<pre>architecture arh_nr2dec of nr_2dec is signal clk, cy: std_logic; signal cnt : std_logic_vector (23 downto 0); signal unit, zeci : std_logic_vector (3 downto 0); begin pr_unit: process (clear, clk) begin if ((clear = '1') or (unit = "1010")) then unit <= "0000"; elsif rising_edge(clk) then unit <= unit + "0001"; end if; if unit = "1001" then cy <= '0'; else cy <= '1'; end if; bcd_unit <= unit; end process pr_unit ; pr_zeci: process (clear, clk) begin</pre>

- Procesul div_ceas și declarația clk <= cnt(23) sunt introduse pentru a ușura vizualizarea stărilor prin care trece numărătorului. - Ordinea în care sunt scrise procesele în cadrul arhitecturii nu are importanță.	<pre> if ((clear = '1') or (zeci = "1010")) then zeci <= "0000" ; elsif (rising_edge(clk) and (cy = '0')) then zeci <= zeci+ "0001" ; end if; bcd_zeci<=zeci; end process pr_zeci; div_ceas: process (f_in) -- process divizare ceas begin if (f_in 'event and f_in='1') then cnt <= cnt + 1; end if; end process div_ceas; clk <= cnt(23); end arh_nr2dec ; </pre>
---	--

♦ **Exemplul 3:** Descrierea în limbaj VHDL a unui numărător sincron presetabil pe 4 biți. Intrarea de ștergere și cea de încărcare paralelă sunt active pe unu logic și au o execuție sincronă cu semnalul de ceas. Pentru descriere s-au folosit 2 procese: unul este responsabil de reactualizarea stării numărătorului iar celălalt de sincronizarea cu semnalul de ceas.

Observații	Codul VHDL
Package -ul conține elemente ce trebuie recunoscute în mai multe proiecte. Elementele dintr-un pachet sunt recunoscute într-un proiect dacă se face apel la instrucțiunea use. Pentru introducerea pachetului în proiect se adaugă un nou fișier sursă de tip VHDL Packadage cu descrierea de pe coloana alăturată. În exemplul de față, pachetul este folosit doar pentru a specifica formatul bit4.	<pre> -- descrierea pachetului library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; package count_types is subtype bit4 is std_logic_vector(3 downto 0); end count_types; </pre>
Secțiune dedicată includerii de librării. <i>Se remarcă faptul că se include și pachetul descris mai sus.</i>	<pre> -- Exemplu de numarator sincron library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use WORK.count_types.all; </pre>
Secțiune dedicată descrierii entităților. În cazul de față: - intrări de date: din ; - ieșiri: dout ;	<pre> entity nr_A is port (clk, clear, load : in std_logic; din : in bit4; dout : inout bit4); end nr_A; </pre>
Secțiune dedicată descrierii arhitecturii. În cazul de față: - procesul pr_1 este responsabil de menținerea stării numărătorului; - procesul: pr_2 este folosit pentru transferul stării numărătorului la ieșire – transfer ce se execută numai pe tranziția pozitivă a semnalului de ceas; - procesul pr2 nu are listă de sensibilități de aceea este absolut necesară folosirea declarației wait until ;	<pre> architecture arh_A of nr_A is signal count_val: bit4; begin pr_1: process (clear, load, din, dout) begin if load = '1' then count_val <= din ; elsif clear = '1' then count_val <= "0000" ; else count_val <= dout + "0001" ; end if; end process pr_1 ; pr_2: process begin wait until clk 'event and clk ='1'; dout <= count_val ; end process pr_2 ; end arh_A ; </pre>

♦ **Exemplul 4:** Descrierea în limbaj VHDL a unui numărător sincron presetabil pe 4 biți. Ștergere este asincronă iar încărcarea paralelă sincronă.

Atenție: În acest exemplu nu a mai fost introdus procesul pentru reducerea frecvenței semnalului dat de oscilatorul de pe macheta de test.

Observații	Codul VHDL
Secțiune dedicată includerii de librării.	<pre> -- Exemplu de numarator sincron library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; </pre>
Secțiune dedicată descrierii entităților. În cazul de față: - comandă încărcare paralelă: load ; - intrări de date: Data ; - ieșiri: Count ;	<pre> entity num_4bit is port (Clk,Rst,Load: in std_logic; Data: in std_logic_vector(3 downto 0); Count: out std_logic_vector(3 downto 0)); end num_4bit; </pre>
Secțiune dedicată descrierii arhitecturii.	<pre> architecture arh_num_4bit of num_4bit is </pre>

În cazul de față:

- procesul este declanșat pentru orice eveniment apărut pe intrările **Rst** și **Clk**;
- Ștergerea se face pe unu logic și se execută independent de semnalul de ceas (execuție asincronă);
- Starea numărătorului este reactualizată printr-o declarație de atribuire condiționată;
- Se observă utilizarea unei bucle **for** pentru copierea intrărilor de date;
- Detecția frontului pozitiv se face folosind **rising_edge(Clk)** și nu **Clk ' event AND Clk='1'**;
- Proprietatea **rising_edge(Clk)** întoarce o valoare booleană, deci poate fi folosită în declarațiile ce conțin testarea îndeplinirii unor condiții;

```
begin
process (Rst, Clk)
variable Q: std_logic_vector (3 downto 0);
begin
if Rst = '1' then Q := "0000";
elsif rising_edge(Clk) then
if Load = '1' then
for i in 3 downto 0 loop
Q(i) := Data(i);
end loop;
elsif Q = "1111" then Q := "0000";
else Q := Q + "0001";
end if;
end if;
Count <= Q;
end process;
end arh_num_4bit;
```



3. Desfășurarea lucrării

3.1. Implementarea divizoarelor de frecvență cu ajutorul numărătoarelor sincrone

A. Se realizează pe macheta de test schema din figura 9, după care se vizualizează formele de undă în punctele A, B, C, D, E, F, și G pentru situațiile următoare: a) comutatorul K este pe poziția 1; b) comutatorul K este pe poziția 2. Desenați corelat în timp formele de undă pentru fiecare subpunct în parte.




Fig. 9.

Întrebări:

- Care este factorul de divizare în frecvență realizat de circuit dacă semnalul de ieșire se culege din punctul G ?
- Explicați funcționarea schemei pentru cele două poziții ale comutatorului K. Ce diferențe apar în funcționare și cum se explică acestea ?
- Care este rolul latch-ului realizat cu porți NAND ?
- Ce observații puteți face în legătură cu durata de zero a semnalului din punctul C pentru cele două poziții ale comutatorului ?
- Care sunt stările prin care trece numărătorul pentru cele două cazuri considerate ?

B. Determinați stările prin care trec numărătoarele din schemele prezentate în figura 10.




Fig. 10.

Întrebări:

- Care este factorul de divizare în frecvență al celor două circuite ? Cum explicați rezultatele obținute ?
- Care va fi noul factor de divizare dacă circuitul 74LS163 se înlocuiește cu 74LS162 ?
- Care este principiul de funcționare al acestor divizoare ?
- Se modifică funcționarea schemelor inițiale dacă circuitul 74LS163 se înlocuiește cu circuitul 74LS161 ?
- Cum se poate modifica factorul de divizare a montajelor anterioare?
- Care este schema electrică, în cele două variante, pentru realizarea unor divizoare de frecvență cu 13 ?

C. Un alt procedeu de realizare a divizoarelor de frecvență este ilustrat în figura 11. Se aplică la intrarea un semnal TTL cu o frecvență de circa 100 KHz după care se vizualizează cu un osciloscop cu două spoturi semnalul de intrare și cel de ieșire. Desenați corelat în timp aceste semnale.




Fig. 11.

Întrebări:

- Cum funcționează această schemă ?
- Care este factorul de divizare în frecvență realizat de această schemă ?
- Care este factorul de umplere al semnalului din punctul F ? Cine impune acest factor ?
- Se modifică divizarea dacă se întrerupe legătura între ieșirea Q a bistabilului și intrarea P3 a numărătorului ? Dacă da, care este noul factor de divizare ?
- Ce se modifică în funcționarea schemei dacă circuitul LS163 este înlocuit cu LS161 ?

D. O generalizarea a schemei de la punctul anterior este prezentată în figura 12.

Întrebări:

- Cum se poate controla factorul de divizare în frecvență al schemei ? Dar factorul de umplere al semnalului de ieșire din punctul F ?
- Depinde funcționarea schemei de starea inițială a bistabilului ? Dar de tranziția activă a acestuia ?
- Cum se transpune această schemă pentru circuite 74LS 191 ?




Fig. 12.

3.2. Utilizarea ISE WebPack pentru descrierea aplicațiilor sub formă de scheme logice

- A. Realizați o implementare a schemei din figura 1 și verificați funcționarea acesteia pe macheta de laborator cu CPLD. Urmăriți succesiunea stărilor prin care trece numărătorul (pe bareta de LED-uri).
- B. Adăugați la proiectul din tabelul 2 un decodificator BCD-7segmente pentru afișarea stării numărătorului pe primul digit al machetei de laborator. Notați succesiunea stărilor prin care trece numărătorul.
- C. Intervenți asupra schemei și schimbați tranziția activă a bistabililor (prin introducerea de inversoare în fața intrărilor ce ceas). Refaceți implementarea și urmăriți succesiunea stărilor prin care trece numărătorul. Ce se constată față de cazul anterior?
- D. Realizați câte o implementare pentru fiecare schemă de divizare a frecvenței din figura 10 și verificați funcționarea acestora pe macheta de laborator cu CPLD. Urmăriți succesiunea stărilor prin care trece numărătorul pe primul afișaj cu 7 segmente. Notați succesiunea stărilor și determinați factorul de divizare al frecvenței semnalului de intrare. *Atenție: în simbolul din editorul de scheme există diferențe în denumirea pinilor, față de cele prezentate în figura 2. Astfel: CEP → ENP; CET → ENT; TC → RCO; PL → LOAD; CP → CK;*
- E. Realizați o implementare pentru schema de divizare a frecvenței din figura 11 și verificați funcționarea acestora pe macheta de laborator cu CPLD. Urmăriți succesiunea stărilor prin care trece numărătorul pe primul afișaj cu 7 segmente. Notați succesiunea stărilor și determinați factorul de divizare al frecvenței semnalului de intrare.

- F. Realizați o implementare pentru schema de divizare a frecvenței din figura 12 și verificați funcționarea acestora pe macheta de laborator cu CPLD. Urmăriți succesiunea stărilor prin care trece numărătorul pe primul afișaj cu 7 segmente. Notați succesiunea stărilor și determinați factorul de divizare al frecvenței semnalului de intrare.

3.3. Utilizarea limbajului VHDL

- A. Verificați și implementați pe macheta de laborator descrierea numărătorului BCD pe două decade prezentat în exemplul 2.
- B. Modificați descrierea VHDL astfel încât să nu mai fie nevoie de semnalul **cy**. Verificați și implementați pe machetă noul cod.
- C. Plecând de la descrierea inițială prezentată în exemplul 2, adăugați un semnal de semnalizare a umplerii numărătorului de zeci și unul de semnalizare a umplerii întregului numărător (trecerea sa prin starea 99). Verificați și implementați pe machetă noul cod.
- D. Verificați și implementați pe macheta de laborator descrierea numărătorului sincron pe 4 biți prezentat în exemplul 4. Verificați dacă încărcarea paralelă se poate face fără tranziție pe intrarea de ceas.
- E. Realizați o descriere VHDL, de tip comportamental, pentru un divizor de frecvență cu 25 știind că semnalul de ieșire trebuie să aibă durata de unu logic egală cu 3 perioade ale semnalului de ceas. Verificați această descriere pe macheta de laborator cu CPLD.

4. Indicații privind modul de lucru

Pentru fiecare aplicație este necesară deschiderea unui nou proiect după metodologia prezentată într-o lucrare de laborator anterioară.

Toate aplicațiile din această lucrare necesită doar un singur fișier sursă (de tip schemă logică sau VHDL) și un singur fișier de constrângeri.

Referitor la comanda intrării de ceas facem următoarele precizări:

- Intrarea de ceas se poate comanda printr-un buton cu revenire (spre exemplu BTN1). Deoarece există riscul apariției de oscilații la apăsarea butonului, se recomandă urmărirea stărilor prin care trece numărătorul pentru mai multe cicluri complete ale sale;
- O metodă și mai bună de comandă a intrării de ceas constă în folosirea unui semnal digital periodic cu frecvență suficient de mică pentru a putea urmări succesiunea stărilor prin care trece numărătorul. Pentru aceasta, putem folosi semnalul de la pinul P9 al CPLD, semnal ce are o frecvență de 25,175MHz.

În schema logică, între pinul P9 și intrarea de ceas a numărătorului testat intercalăm un numărător binar pe 24 de biți. În aceste condiții, semnalul cules de pe ieșirea cea mai semnificativă a numărătorului va avea frecvența de cca. 1,5Hz, valoare ce ne permite vizualizarea stărilor prin care trece numărătorul.

În fișierul VHDL, divizarea semnalului de intrare de 25,175MHz se face prin introducerea unui proces (cazul procesului **div_ceas** din exemplele 1 și 2).

Intrarea de reset se comandă prin BTN7;

Intrarea de încărcare paralelă se comandă printr-un switch;

Afișarea stării numărătorului se face pe LED-uri sau pe afișaje cu 7 segmente;

Afișarea stării logice a ieșirilor de semnalizare ale numărătorului se face pe LED-urile rămase nefolosite;

Fișierul de constrângeri este similar celui folosit în lucrarea anterioară;

